PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11031862 A

(43) Date of publication of application: 02.02.99

(43) Date of filing: 14.07.97 (72) Inventor: NISHI KENICHI KASAHARA KENICHI


(54) METHOD OF MANUFACTURING SEMICONDUCTOR SOLID-STATE QUANTUM STRUCTURE

(57) Abstract: ·

PROBLEM TO BE SOLVED: To provide a method for easily manufacturing a semiconductor solid-state quantum structure, wherein homogeneity in size and composition is good while density is sufficient as well.

SOLUTION: A plurality of regions (resist parts 11) which is, of ruggedness structure, larger than in-surface size of a solid-state quantum structure but smaller than 5 times the in-surface size are formed on a first semiconductor layer (GaAs substrate 10), while a second semiconductor layer (GaAs substrate 10), while a second semiconductor layer (In,Ga+,As mixed crystal, etc.), of different lattice constant is laminated, so that a colid-state quantum structure (InAs semiconductor solid quantum structure 13) is manufactured self-alignedly on the plurality of regions (11).

COPYRIGHT: (C)1999,JPO



METHOD OF MANUFACTURING SEMICONDUCTOR SOLID-STATE QUANTUM STRUCTURE

Publication number: JP11031862 Publication date: 1999-02-02

Inventor: NISHI KENICHI: KASAHARA KENICHI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international: H01S5/00: H01L29/06: H01S5/343; H01S5/00;

H01L29/02: (IPC1-7): H01S3/18


- European:

Application number: JP19970188634 19970714 Priority number(s): JP19970188634 19970714

Report a data error here

Abstract of JP11031862

PROBLEM TO BE SOLVED: To provide a method for easily manufacturing a semiconductor solid- state quantum structure, wherein homogeneity in size and composition is good while density is sufficient as well. SOLUTION: A plurality of regions (resist parts 11) which is, of ruggedness structure, larger than in-surface size of a solid-state quantum structure but smaller than 5 times the insurface size are formed on a first semiconductor layer (GaAs substrate 10), while a second semiconductor layer (Inx Ga1-x As mixed crystal, etc.), of different lattice constant is laminated, so that a solid- state quantum structure (InAs semiconductor solid quantum structure 13) is manufactured selfalignedly on the plurality of regions (11).





Family list 2 family member for: JP11031862 Derived from 1 application

Back to JP1103

METHOD OF MANUFACTURING SEMICONDUCTOR SOLID-STATE

QUANTUM STRUCTURE

Inventor: NISHI KENICHI; KASAHARA KENICHI Applicant: NIPPON ELECTRIC CO

EC:

IPC: H01S5/00; H01L29/06; H01S5/343 (+3)

Publication info: JP2993470B2 B2 - 1999-12-20

JP11031862 A - 1999-02-02

Data supplied from the esp@cenet database - Worldwide

(19)日本開幹群庁(JP) (12)公開特許公報(A)

(11)特許出願公開番号 特謝平11-31862

(43)公開日 平成11年(1999)2月2日

(51) Int.Cl.6 H01S 3/18 鐵州記号

FΙ H01S 3/18

審査請求 有 請求項の数8 OL (全 5 頁)

(21)出顧番号

特顯平9-188634

(22) HIMGE

平成9年(1997)7月14日

(71) 出職人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 西 研一

東京都港区芝五丁目7番1号 日本電気株

式会社内 (72)発明者 笠原 健一

東京都港区芝五丁目7番1号 日本電気株

式会补内


(74)代理人 弁理士 若林 忠 (外4名)

(54) 【発明の名称】 半導体立体過子構造の作製方法

(57)【要約】

【課題】 サイズや組成の均一性が良好で且つ密度も十 分な半導体立体量子構造を簡易に作製できる方法を提供 する.

【解決手段】 立体量子構造の面内サイズより大きく且 つ該面内サイズの5倍以下の大きさの領域であって、凹 凸構造からなる複数の領域 (レジスト部分11)を第一 の半導体層(GaAs基板10)の表面に形成し、格子 常数の異なる第二の半導体層(IngGa1-xAs混晶 等)を積層し、複数の領域 (11) 上に自己形成的に立 休量子構造 (InAs半導体立体量子構造13)を作製 することを特徴とする半導体立体量子構造の作製方法。



【特許請求の範囲】

【請求項1】 ある主面方位上の第一の半導体層上に、 格子常数の異なる第二の半導体層を積層することによっ て、自己形成的に立体量子構造を作製する方法におい で、

立休量子構造の面内サイズより大きく且つ減面内サイズ の5倍以下の大きるの領域であって、低級部が成主面力 位とは現なる面方位を有する面または前方は指数を有さ ない額により分階された、該主面方位と同一の面方位を 有する複数の領域を第一の半導体層の表面に形成し、該 複数の領域上に自己形成的に立体量子積置を作製するこ とを特徴ナる手業体方体才構造の作製方法。

【請求項2】 前記領域の大きさが、立体量子構造の面 内サイズの2倍以上5倍以下である請求項1記載の半導 体立体量子構造の作製方法。

【請求項3】 前記領域の形状が、一辺の長さが同じで ある多角形である請求項1または2記載の半導体立体量 子構造の作製方法。

【請求項4】 前記多角形の領域は主面方位に対して垂 直な面により分断されており、複数の該多角形の領域同 士は交互に凹凸形状を構成する位置関係にある請求項3 記載の半導体立体量子構造の件製方法。

【請求項5】 前記主面方位が(100)面である請求 項1~4の何れか一項記載の半導体立体量子構造の作製 方法

【請求項6】 第一の半導体がGaAsまたはGaAs に格子整合する三五族半導体現品であり、第二の半導体 がIn、Ga1、As 混晶で、In組成比×は0より大き く1以下である請求項1~5の何れか一項記載の半導体 立体量子構造の作製方法。

【請求項7】 第一の半導体がInPまたはInPに格子整合する三五族半導体混晶であり、第二の半導体がIn。Ca1・1、8 混晶で、In組成比×は0.53より大きく1以下である請求項1~5の何れか一項記載の半導体立体量子得益の作製方法。

【請求項8】 第一の半導体がInPまたはInPに格子整合する三五族半導体混晶であり、第二の半導体がInAs,P:,混晶で、As組成比×は0より大きく1以下である請求項1~5の何れか一項記載の半導体立体量子構造の件要方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低閾値の半導体レ ーザの活性層などに用いられる半導体立体量子構造の作 製方法に関する。

[0002]

【従来の技術】従来より、高品質の半導体立体量子構造 の作製方法として、微細な島状構造が形成されるよう に、格子常数の異なる半導体を積層する手法が多く用い られている。例えば、GaAS層上に、GaASと格子 常数の異なる I n G a A s を成長させて立体量で構造を 作数する方法が、アプライド・フィジックス・レター ズ、63巻、23号、1993年、3203-3205 夏 (Applied Physics Letters, volume 63, No.23, 199 3 pp. 3205-3205) に、ディ・レオナルドら (b. Leonard et al.) によって報告されている

【0003】例えば、このような方法において、GaAsの(100)面上にInGaAsを分子線エビタキシー法によって成長させれば、直径30n程度の量子ドット構造が10¹⁰cm²程度以上の高密度で形成でき

[0004]

[発明が解決しようとする課題]しかしながら、このような従来技術による自己形成的な半導体立体量子構造の作物方法においては、以下の課題が存在する。

【0005】まず、平坦な志城の上に半導体立体量子精 造を作製する場合、半導体立体量子構造のサイズは通常 10~20パーセント程度はこつく、自己形成炉な作製 手法を用いる場合、このばらつきは、半導体立体量子構 造の材料、成長条件、形成間の方位等によらずこの程度 の値となる。したがって、半導体立体量子構造からの発 光線幅については、木来期待されている狭線幅は実現で きず、通常のバルク半導体からの発光緩幅程度収見の広 がりたなってしまう。

[0006]また。基板に、エッチング等の手段で選択 的に半導体立体量子構造が形成されあい部分を作製し、 そこに半導体立体量子構造を選択的に形成さそ手法もぞ 在する。しかし、この手弦においては、半導体立体量子 増造が形成される1つのパターンが零集立体と手構造 の大きさの10倍程度の広い領域よりなるので、半導体 立体展子構造の態度が広下し、その結果十分な発光強度 を得ることも開催である。

[0007]以上の類由から、従来技術においては、自己形成的な半導体立体量子構造を、通常のバルク半導体 や量子井戸構造からの発光線幅以下の発光を実現できる ほど良好な均一性を持つように作製することは困難であ

[0008] 本発明の目的は、このような従来技術の課題を解決し、サイズや組成の均一性が良好で且つ密度も 十分な半導体立体量子構造を簡易に作製できる方法を提供することにある。

[0009]

【器題を解例するための手段】本學明は、ある主面方位 上の第一の半導体間上に、格子常数の異なる第二の半導 体機を視層することによって、自己形成的に欠止量子構 造を件製する方法において、立体量子構造の面的サイズ より大きく日」が直向中イズの5億以下の大きるの領域 であって、領域間が該主面方位とは異なる面方位を有す る面または面方位指数を有るない面により分断された。 計事面方位と同一の面方位を有する接触の解域を第一の 半導体層の表面に形成し、該複数の領域上に自己形成的 に立体量子構造を作製することを特徴とする半導体立体 量子構造の作製方法である。

【0010】未売明においては、半寒体立体量子構造 を、平虚な連根上に製造するのではなく、異なる間方位 の面で分割された特定の大き (特定の面積)の 商場故 きむ表面四凸精速を作製し、この複数の御域とは1つづ 半等体位体量・構造を作製さ。したがって、異なる 面方位の面上に供給された第二の半等体を構成する原子 は、その前域まで存動できず、その領域内上に投続され た第二の半導体を構成する原子のみより、非常に与 ですくなの多数の半導体はが最子構造を作製できる。し かも、この領域を関ビし面積にしても閉鎖させい、特に、多 数の名領域を同じ面積にしておけば、構造形域に使用さ もの属子の格差数と希側域の間低に対例に同じとなるの で、形状、サイズ、組成の均一性の高い多数の半導体立 低量子積熱を製造できる。

[0011]

【発明の実施の形態】以下、本発明の好適な実施形態に ついて説明する。

[0012] 木鸡明において、立休量子構造を形成する 為の第一の半導体層上の領域の大きさは、立体量子構造 の面内サイズより大きく目っ面内サイズの5倍以下(面 積比)の範囲内で、直宜決定すれば良い。特に、立体量 子構造の面内サイズの2倍以上5倍以下(面積比)にす ることが好ましい。同じ立体量子構造を多数製造するに は一個に面積の郵級を多数形成すればよい。

【0013】この領域の解状は特に限度されず、例えば 検述する実施例1のように円形であってもよいし、また の人は保述する実施例2のように一辺の長さが同じであ る多角形(四角形等)であってもよい、この多角形(四 角形等)の場合、その多角形の領域は主面方位に対して 重度立面により分断され、複数の多角形の領域は主面方位に対して 重度立面により分断され、複数の多角形の領域地主は 「0014】この領域の面方位は、第一の半導体層が形 成されている主面方位(原廷主面)と同一でおればよ く、特に限定されない、ただし、通常自己形成的に半導 なか集手子構造を件響する形に用いるれる(100)面 であることが好ましい。この領域の面方位が(100)面 であることが好ましい。この領域の面方位が(100)面 であることが好ましい。この領域の面方位が(100)面 であることが好ましい。この領域の面方位が(100)面 であれば、一般に半導体立体量子構造の結晶成長の条件が近くなる。

[0015] この複数の開展間を分断する面は、主面方位(廃兵主面)とは異なる面方位を有する面、または面 方位指数を有さい面である。例えば発表する実験例1 のように曲面であってもよいし、また例えば後述する実施 施例2のように主面方位に対して垂直な面であってもよい。

【0016】本発明において、第一の半導体および第二 の半導体に特に制限は無く、自己形成的に立体量子構造 を作製する為に発来より使用可能なことが知られた得る 各種の半導体を他用できる。特に、第一の半導体として は、GaAsまたはGaAsに格子整合する三五族半導 体温品、InPまたはInPに格子整合する三五族半導 体温品が好まして、第二の半導体としては、In,Ga 「As 器品(In解股末は60 大力をく1以下)、In,GaI、As 器品(In網股末は60 大力をく1以下)、In,GaI、As 器品(In網成比×は0.53より大 きく1以下)、InAs,Pi,羽品(As 組成比×は0 より大きく1以下)、が好ましい。

【実施例】以下、本発明の実施例について図面を参照し て詳細に説明する。

【0019】<実施例1>図1は、実施例1の半導体立体量子構造の作製方法の工程図である。

【0020】まず、図1(a)に示すように、GaAs 基板11の(100)表面に、電子ビーム線光により直径50 m報度の円形の多数の頻板がにレジンスト11 が残るように霧光した。ここで、円形領域のビッチは100 mをした、続いて、このレジスト11 をマスクと、図1(b)に示すように、ドライエッチにより10 m程度の厚さだけエッチングした。ここで、エッチされた領域は、特定の面方位指数を有さない曲かった面である。レジストを結ました後、分子線エビタキンー法を用いて、図1(c)に示すように、この基板の表面上に1nAs12を0.5 m程度成長させて画内サイズ(直径)約20 mmの多数の半導体立体量子構造(1n

(直径) 約20 n mの多数の半導体立体量子構造(I n A s 量子ドット) 13を自己形成的に作製した。

【0021】 このように、平坦な(100) G A A S 上 に I A S を成ますると、底長関呼約05 S n mで 更 径 20 n 飛程度の半導体立体量子構造が自己形成的に成 長することが知られている。本実施的では、エッチされで減乏った電子であった。では、平均部以外の表面に付着した原子は段差差を超えて移動することが理解なためである。また、非平用部に付着した。I A S の場の単一様と表して、表面側線に対して供給されて、I A S の場の半導体な体星子構造形成の悪力に付除されて、これは、表面側線に対して供給されて、I A S の場の半導体な体星子構造形成の悪円が

【0022】ここで、各平坦部に一つずつ形成された半 導体立体量子構造は、1つの構造を形成する原料となる 原子は、各平坦領域に供給される原子に他ならず、この 量は各領域の面積に比例するためほとんど一定であっ た。したがって、各部の面積を精度良く同一にすること によって同量の原子から半導体立体量子構造が形成され るため、そのサイズは非常に均一なものとなった。

【0023】図2は、本実施例によるInAs立体量子 構造の、面内サイズ分布を示すグラフである。このグラ フに示すように、サイズの分布幅は約2パーセントと、 非常に小さくなっていた。

【0024】<実施例2>図3は、実施例2の半導体立 体量子構造の作製方法の工程図である。

【0025】まず、図3 (a) に示すように、GaAs 基板10の(100)表面に、電子ビーム露光によりレ ジスト11に一辺50 nmの市松模様のパターンを形成 した。しかる後、このパターンをマスクとし、図3

(b) に示すように、ドライエッチにより凸部と凹部の 間に5 n m程度の段差をつけた。この段差部は、特定の 面方位指数を有さない。この基板を用い、分子線エピタ キシー法を用いて表面の酸化膜を除去後、図3(c)に 示すように、表面上にInAs12を0.5nm程度成 長させて、面内サイズ約20 nmの多数の半導体立体量 子標浩 (InAs量子ドット) 13を自己形成的に作製

【0026】本実施例では、各凸部、凹部に半導体立体 量子構造が1つずつ形成された。ここでも、1つの半導 体立体量子機造を形成する原料となる原子は、各領域ご とに一定なため、非常に均一な半導体立体量子構造が実 現された。

【0027】<実施例3>実施例1、2において、Ga As トに成長する半導体を Inas Gaas As に変更し たこと以外は、同様の工程を実施したところ、同様の良 好な効果が得られた。このような混晶系材料による半導 体立体量子構造では、各構造の間での組成の分布の制御 も必要であるが、本実施例によれば、同一量の原子から 1つの半導体立体量子構造が作製され、かつIn, Ga ともに各領域への供給量はほとんど同一であるため、組 成も均一な構造が実現された。また、本実施例による構 造をGaAsで埋め込んだ構造の、アルゴンレーザを励 起源とした室温におけるフォトルミネッセンススペクト ルを測定したところ、組成およびサイズの均一化によ り、半値幅として約15meVという非常に良好な値が

得られた。

[0028] <実施例4>実施例2において、基板とし てInPを用いたこと以外は、同様の工程を実施した。

ここで、表面としては (100) 面を用い、また反応性 ドライエッチ技術によって、(100)面よりなる各平 坦部分の間を、(100)面に垂直な面とした。この表 面のトにガスソース分子線エピタキシーによって、In AsをO.4nm成長させた。すると、実施例2と同様 に、各平田部に一つずつInAsよりなる立体量子構造 が形成された。この構造は、実施例2の説明で用いた図 3 (c) と同様であり、また半導体立体量子構造の面内 サイズのばらつきも、約2パーセントと非常に良好であ った。

【0029】以上の実施例1~4では、GaAs基板、 またはInP基板上にパターンを形成し、その上に歪半 遊体による立体量子構造を自己形成的に作製する工程に ついて述べたが、本発明において使用する材料系は、こ れらの基板上のものに限定されるものではなく、他のII I V族半導体、またII VI族半導体等を用いても差し支 えない。

【0030】また、パターン形成方法についても、電子 ビーム露光技術、ドライエッチ技術によるものだけでな く 他の露光技術、エッチング技術を用いてもよいし、 また結晶成長上現れる半導体表面上の特異な表面構造を 利用してもよい。

[0031]

【発明の効果】以上説明したように、本発明の作製方法 によれば、サイズや組成の分布が非常に小さく、それら の均一性が良好で、目つ密度も十分な半導体立体量子構 造を簡易に作製できる。特に、本発明により半導体立体 量子構造のサイズや組成等の均一性を向上すると、発光 袋幅なども容極的に小さくすることが可能になるので、 本発明により作製した半導体立体量子構造は、理想的な 特性を有する半導体レーザの活性層(狭発光幅を利用す る低閾値の半導体レーザの活性層) 等として極めて有用 である。

【図面の簡単な説明】

【図1】本発明の実施例1の工程図である。

【図2】実施例1において作製した半導体立体量子構造 の面内サイズの分布を示すグラフである。

【図3】本発明の実施例2の工程図である。

- 10 GaAs (100)基板
- 【符号の説明】 レジスト 1 1
- 12 InAs
- InAsによる半導体立体量子構造 13

